5月25日，华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台上发表签字论文《多层电子系统的期间缩微表面（ATimeScalingTheoryforMulti-LayerElectronicSystems）》。

论文解释了本日何庭波在国外电路系统商量会ISCAS2026上的题为“半导体新旅途探索与实施”的主旨演讲中，发表的“韬(τ)定律”若何破解摩尔定律濒临的物理和经济困局。

论文还败露了畴昔华为部分麒麟芯片、昇腾芯片的道路设想:

麒麟2026将引入逻辑折叠架构，CPU性能中枢频率提高至3.1GHz，并投入硅片考证阶段；2027年的麒麟2027将络续领受逻辑折叠，频率提高至3.39GHz；2028年的麒麟2028预计达到3.71GHz，投入硅前考证阶段；到2029年，麒麟2029的CPU性能中枢频率将冲突4GHz。沿此旅途，麒麟SoC在典型使用场景下的服从预计将在3至5年内提高1倍以上，AI硬件集成度预计到2035年增长100倍以上。

昇腾芯片方面，2026年的昇腾950以及随后的昇腾990将领受练习工夫的组合：Chiplet、2.5D扇出和通过微凸块及圭表间距搀和键合的3D堆叠。到2030年前后，昇腾990将把逻辑折叠引入AI芯片类别，从其时起3D折叠成为2035年前α的主要载体。沿此旅途，到2035年其硬件集成度预计将增长100倍以上。

何庭波涌现，预计到2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

以下为何庭波论文全文翻译：

多层电子系统的期间缩放表面

单元：华为

节录：华为节录昔时六十年，摩尔定律所代表的几何缩微推动了半导体产业的络续高出。但是，这一产业共鸣依然难以延续：单纯依靠尺寸松开所带来的文告趋于粗豪，先进制程芯片的设想预算依然高出单颗十亿好意思元，最先进节点上的每晶体管成本也不再下落。

本文建议一种后摩尔期间的继任缩微原则——τ缩微。这一原则将“期间”本人，而非晶体管面积，看成忖度高出的核神思划，并以单一特征期间常数τ看成集合全栈的长入优化方针，覆盖从晶体管开关到数据中心职责负载约十二个量级的圭臬。著述展示了两个量产级考证案例。

在出动SoC中，LogicFolding（逻辑折叠）通过把数字电路、模拟电路和存储电路分派到垂直堆叠的有源层中，在固定器件节点下结尾了55%的晶体管密度跃升，以及41%的功耗能效提高。

在AI系统中，由内存语义的UnifiedBus（长入总线）架构、近封装Hi-ONE光I/O以及角落到名义的3DFolding（三维折叠）共同组成的系统堆栈，预计到2035年可推动硬件集成度增长超100倍。

更深层的主张在于步调论：τ缩放是自Dennard缩放以来，第一个或者为系数计较栈建立共同优化方针的缩微原则。导言自20世纪60年代中期以来，半导体产业一直以纳米看成忖度高出的单元。粗陋每十八个月，晶体管尺寸松开，频率上涨，单元逻辑门的成本下落。

摩尔定律既是一种训戒不雅察，也匡助建立了系数计较堆栈的一种产业共鸣。如今，这一产业共鸣依然失效。投入7nm节点之后，几何缩微不再提供历史上那样的红利。

光刻开发正在接近图形化的物理极限，EUV开发折旧主导了主导晶圆成本，单元晶体管价钱弧线趋于平坦，在某些情况下甚而出现回转。对于那些先进光刻开发获取受限的组织而言，这一料理更早成为现实，也愈加严峻。

因此，产业濒临的中枢问题依然发生变化。问题不再是“晶体管还能松开若干”，而是“究竟应该松开什么，又应该针对什么方针？”。

昔时六年，作家所在的华为半导体团队在出动SoC、AI加快器、系统互连和封装等多个方朝上，通过硅片实施筹商了这一问题。得到的论断是，谜底不在于另一个制程节点，也不在于另一种晶体管结构，而在于改变主要优化方针本人。

本文主张，畴昔十年电子系统的演进应由几何缩微转向期间缩微，即在系数工夫栈中系统性诽谤单一特征期间常数τ，从皮秒级开关的晶体管，到秒级反应的数据中心职责负载来领导——而非几何缩微。

下文将结合2020年5月至2026年5月间投入量产的381款芯片所集中的训戒基础，从科学步调论和产业道路图两个层面伸开τ缩放的论证。

1.几何期间的散伙

在半导体产业的大部分历史中，它惟有一个中枢任务：让晶体管变得更小。

戈登·摩尔（GordonMoore）在1965年建议，晶体管密度粗陋每两年翻一番。十年后，罗伯特·登纳德（RobertDennard）建议了缩微表面，指出电压和尺寸按比例松开时，不错看护恒定电场。几何缩放与Dennard缩放共同推动了近五十年里每瓦性能和每好意思元性能的指数级提高。

这一形态分两个阶段瓦解。粗陋在2005年，Dennard微缩领先失效：电压无法再随特征尺寸同比例下落，“暗硅”期间由此开启。几何微缩看护得更久，先后依靠FinFET和全环栅极（GAA）等器件结构络续延展。

但是，投入7nm之后，单纯依赖尺寸微缩所取得的收益依然趋于粗豪。其原因依然十分明确：速率足够使本征延长对沟说念长度的依赖从平时关系降为线性关系；局部互连中的寄生电阻和电容越来越主导圭表单元延长预算；掩膜成本、EUV折旧以及设想规定复杂度，使2nm节点的先进芯片设想预算高出单颗十亿好意思元。

经济后果相同无法藏匿。先进节点上的单元晶体管成本依然趋于平坦，在最前沿节点上甚而运转上涨。昔时五十年辅助产业运转的共鸣——每一代齐能以更低成本取得更多晶体管——依然不再确立。

对于华为半导体而言，这一滑变还类似了另一项料理：获取最先进光刻开发渠说念受限。络续假定“下一个节点会科罚问题”已不再可行。

六年前，几何微缩道路图投入平台期，迫使团队面对一个更根底的问题。回头看，这亦然系数行业早晚齐必须面对的问题。

2.期间，而非空间：摩尔期间确凿的货币

如若从结尾用户所感知的实验影响来看，摩尔定律根底上从来齐不仅仅对于几何尺寸。更小的晶体管之是以提高系统性能，是因为它们切换更快。更密集的互连之是以能提高性能，是因为信号传播距离更短。更高的集成度之是以能提高性能，是因为数据跨越的领域更少。

每一代工夫所带来的实验，其实齐是期间的压缩：在器件层面从皮秒到纳秒，在芯片层面从纳秒到微秒，在系统层面从微秒到秒。空间微缩仅仅压缩期间的器具。

坚强到这少许后，一个不言而谕的重构念念路便出现了：应当把期间本人看成主要筹划。在堆栈的每一层——晶体管、电路、芯片和系统——齐不错界说一个特征期间常数τ，并将其缩减为长入优化方针。这么一来，几何微缩仅仅成为缩减τ的多种工夫之一，不再是独一门路。

这一原则被称为τ微缩。本文建议，应将其看成继几何摩尔微缩之后，领导半导体演化的新原则。神气上，τ被视为一个分层结构，不错想法为：

其中，τ_transistor、τ_circuit、τ_chip和τ_system分别示意晶体管层、电路层、芯片层和系统层的期间常数。每一层的τ齐由其基层结构以及该层引入的组织和通讯支出共同组成。τ的职责空间在期间上粗陋横跨十二个数目级，从皮秒到秒；在空间上也覆盖从纳米到千米的相似圭臬。

每一层齐有不同的τ诽谤机制：

晶体管层：中枢是本征开关延长，可通过移动率提高、应变工程、高κ/金属栅、GAA架构等方式改善。与此同期，局部互连的寄生电阻和电容正在变得越来越紧迫，还需要进一步诽谤局部互连的寄生R和C。如今，这些寄生参数所变成的延长依然达到本征渡越期间的数倍。

电路层：中枢是信号旅途上的RC传播延长，可通过低电阻率导体、低κ介质，以及更紧迫的垂直集成来裁减线长。

芯片层：中枢是计较延长和存储造访延长，可通过架构聘用、活水线深度、存储层级结构和片上互连辘集进行优化。

系统层：中枢是端到端音讯传输和同步期间，可通过互连拓扑、条约栈和辘集合构设想来诽谤。

从这一分层表述中，不错得到一个有用的代际规定：

其中微缩因子α并非通用常数，而与应用场景相关。迄今为止的量产训戒娇傲，在功耗受限的出动开发中，α约为每年1.3倍；在安全关节型自动驾驶系统中，α约为每年1.5倍；在AI职责负载中，α最高可达每年10倍，因为迷糊量会平直移动为经济价值。

τ之是以或者成为一个灵验的核神思划，而不是对既筹商的再行定名，是因为它在系数堆栈中具有一致性。频率、延长、带宽和迷糊量在各自层级上齐受τ主宰。工艺工夫东说念主员、电路设想东说念主员和系统架构师不错围绕统一个量、用疏导单元伸开商讨。

τ是结尾端到端全栈协同优化的共同话语。昔时那种各层孤立优化、时序看成残差的期间依然结尾。

3.逻辑折叠：出动SoC的考证案例

τ微缩的第一个量产范围考证是在出动领域完成的。智高手机SoC是一种特殊案例：一颗芯片确凿组成了系数系统。它无法依靠多插槽并行来弥补性能短板，也无法用千节点互联架构来遁藏慢速链路。用户最终感知到的全部性能，齐来自单颗芯片，同期还受几瓦功耗包络和手持开发烧设想料理。

2020年以后，先进节点获取受限，实验问题变成了：在节点固定的情况下，若何络续在单颗芯片上结尾代际性能矫正？

由此产生的谜底即是逻辑折叠（LogicFolding）。

界说：逻辑折叠是一种设想步调。它按照期间圭臬微缩原则，将数字电路、模拟电路和存储电路分辩到垂直堆叠的有源层中，以联合优化性能、功耗和面积。

数字电路可分为组合逻辑和时序逻辑。组合逻辑是寄存器之间的布尔辘集，时序逻辑则是保持景况的触发器。数字系统的性能上限由相邻触发器阶段之间的关节旅途延长决定，而关节旅途延长又主要受到旅途上的互连RC和门级数目影响。

传统优化把门电路放手在二维平面中，并通过其上方的金属层布线。线越长，寄生RC越大，关节旅途越慢。

逻辑折叠灭亡了平面假定。关节旅途上的门电路被散播到两个，畴昔甚而更多个垂直堆叠的有源层中，并通过超细间距搀和键合迷惑。

从电路设想者的视角看，这两个层发扬为一个一语气的布局基底，单元不错跨越晶圆领域散播，就像晶圆领域成为极端的一层金属层。信号布线显赫裁减，寄生RC大幅下落，时钟偏畸收紧，统一器件节点下芯片不错更高的时钟频率运行。

为了让逻辑折叠贯通这些收益，需要使搀和键合间距与顶层金属间距之间的齿轮比保持较低。实施中这一比例大致需要低于3，越低越好。

以现时约720nm的顶层金属间距为例，这意味着搀和键合间距需要低于2μm，梦想景况下齿轮比接近1，此时键合界面处的鸟笼式布线支出基本隐匿。

要达到这一间距，同期得志覆盖精度低于0.5μm、TSV缩微（CD和KOZ低于1.5μm、TSV间距低于6μm），以及通过智能冗余结尾接近100%良率，需要供应商和团合伙伴生态阅历多年工艺开发。

在麒麟2026上测得的阻隔是具体的：

·晶体管密度在一代内从155MTr/mm²阶跃式提高至238MTr/mm²。该密度按公式

计较，麒麟SoC设想的面积哄骗率为68%。这一提高幅度在昔时时常需要三年的几何微缩才智结尾。

·SoC性能中枢的能效提高41%，最高时钟频率提高接近13%。

·一个跨越陡立两层构建的高速全局NoC数据通路，使数据旅途占用面积诽谤55%，同期提高了供电踏实性。

·后硅时钟偏畸诊疗决策孤立孝顺了高出5%的SoC性能提高。

·在SRAM上，由于造访速率、每比特能耗和面积是非依赖位线和字线长度，逻辑折叠裁减了关节旅途，诽谤了每比特能耗，并使职责频率提高高出40%。

·在一个代表性处理中枢上，双层折叠架构使时钟缓冲器数目减少高出50%，时钟偏畸诽谤25%，线长减少约30%。

这些收益是在固定器件节点上结尾的，开端并非新的光刻要领，而是逻辑在三维空间中的拓扑重组。

麒麟2026中搭载的逻辑折叠结尾存意保持保守策略。搀和键合间距达到1.5μm；TSV着陆仅比顶层金属向下鼓舞一步；折叠也仅仅聘用性应用于关节旅途，而非系数设想。即便如斯，本年CPU性能中枢频率依然回到3.1GHz。

畴昔十年，逻辑折叠预计将从局部关节旅途折叠发展为全范围、多层折叠，即每个封装内包含三层、四层甚而更多有源层。这一演进将受到更低温度搀和键合，以及TSV着陆从顶层金属下移至M6的辅助。后者或者开释高出30%的高层布线资源。2026年至2035年期间，2026年世界杯官网晶体管密度预计将提高至400MTr/mm²及以上。

与此同期，逻辑折叠使麒麟或者显赫提高CPU中枢频率，并朝4GHz及更高方针鼓舞。该道路图在工夫上可行，在成本上也具备经济合感性。

表1KirinCPU性能中枢职责频率趋势

边栏A：逻辑折叠概览

·搀和键合间距：低于2μm；Kirin2026为1.5μm；方针齿轮比约为1。

·覆盖精度：低于0.5μm。

·TSVCD/KOZ：低于1.5μm；间距低于6μm；失服从低于100ppm；开发率99.9%。

·良率：通过智能冗余接近100%。

·晶体管密度：155→238MTr/mm²，单步结尾。

·SoC性能中枢能效/频率增益：+41%/+13%。

·SRAM职责频率：提高高出40%。

·代表性中枢上的时钟缓冲器数目/时钟偏畸/线长：-50%/-25%/-30%。

4.从皮秒到微秒：AI数据中心中的τ缩微

一个当然的问题是，在毫瓦级智高手机场景中形成的原则，是否或者移动到吉瓦级AI磨练和推理系统中。AI职责负载位于τ光谱的另一端：它面对的并非单颗芯片，而是数百乃至数千颗芯片像一台机器一样协同运行。昔时十年，AI系统的总算力粗陋增长了六个数目级。

谜底是深信的，前提是将τ看成系统级方针，并把它应用于整条链路，而不是局限在单个加快器里面。

两个事实塑造了AI场景中的τ论证。

其一，AI系统仍在络续推广，从一颗芯片到数十颗、数百颗，并越来越多地走向数万颗。

其二，当代AI系统的能耗预算和材料预算主要由数据主导，而非由计较主导。在大型AI集群中，高出80%的能量被耗尽在数据出动上；高出70%的系统成天职派给数据存储。

其含义十分平直：减少数据在芯片之间、机架之间以及封装里面传输所破耗的期间，至少与减少计较本人所破耗的期间同等紧迫。

在AI范围上，τ圭臬微缩通过三个协同层结尾：系统互相接构UnifiedBus、近封装光引擎Hi-ONE，以及封装本人的拓扑重组3DFolding。

4.1UnifiedBus：以τ为优先的系统互连架构

传统的多节点、多加快器架构需要让数据穿过多层类似条约：PCIe迷惑主机，机箱里面的NVLink或特等互连，机箱之间的Ethernet或InfiniBand，以绝顶上的软件栈远程内存造访。每一层齐会带来条约改变、极端序列化、极端DMA缓冲和进一步捏手。每一次改变齐会增多延长，诽谤可靠性，并带来极端成本。

UnifiedBus，简称UB，用单一条约取代这一堆栈。该条约可在机箱里面和机箱之间运行，是一种完全点对点的互相接构，或者在系数系统内原生暴露内存语义。数据出动被简化为内存语义层上的无改变点对点传输，并用硬件管理一致性取代软件栈音讯传递。

测得收益约为两个数目级：端到端远程造访延长从TCP/IP类条约栈中常见的数十微秒，下落到约100ns。沿主导通讯轴的系统τ约诽谤500倍。在机架圭臬上，这使系统迟缓接近一台具备结构一致性的单体机器，里面称为System-as-One-Chip（系统即单芯片）。

4.2Hi-ONE：封装级光I/O

当通讯延长被诽谤后，新的瓶颈会发生移动。提高单个机架内芯片密度会把功率密度和可靠性推非常限，也会把电气SerDes推非常限。在每颗AI芯片400Gb/s的速率下，铜缆仍然是练习可靠的决策。但投入每颗芯片多Tb/s级别后，铜缆在物理上变得不切实验：SerDes传输距离裁减，线缆变得过于沉重，面板装配难以结尾，散热与供电裕量也会被耗尽。

华为半导体开发的决策是高密度光互连节点引擎Hi-ONE（High-densityOptical-interconnect-NodeEngine），一种近封装光引擎，每个模块可提供8Tb/s带宽，使单条光链路就或者匹配一颗AI芯片的UB带宽。它将所需SerDes传输距离从约100cm裁减至约5cm，扼杀了沉重线缆，并将传输距离从不及1米扩展至100米，使散播式、吉瓦级数据中心的高密度互连在物理上成为可能。

Hi-ONE背后的设想形而上学本人亦然一种τ圭臬微缩论证。它莫得领受重型DSP来追求高信号保真度，而是领受线性决策，即增强型模拟平衡驱动器和跨阻放大器，并允许UB条约容忍一个专门放宽的误码率。

条约层与物理层之间的这种跨层弃取，诽谤了功耗、成本和集成复杂度，也体现了以τ为优先方针的步调论所饱读吹的跨层衡量。4.3N²与N的逆境，以及3DFolding的势必性AI加快器不会停留在2.5D扇出封装的最深层原因是几何性的。这少许值得明确阐述，因为它决定了2030年之后的道路图。

在传统2.5DAI芯片中，逻辑裸片位于封装中心，HBM堆栈和SerDes排布在角落，电压调度器围绕封装移交。每一条内存信号、每一条互连信号以及每一安培供电电流，齐必须穿过裸片角落才智到达里面计较资源。若裸片边长为N，则：

·计较才智按N²（面积）缩微

·但内存带宽、互连和供电齐沿角落通过2.5D扇出承载，只可按N（周长）缩微。

平时增长弧线与线性增长弧线之间不停扩大的背离，组成了扇出逆境。非论底层逻辑节点何等激进，2.5D微缩齐会因此停滞。晶体管层面的矫正无法弥补拓扑结构上的弱势。

3D折叠通过把蓝本受角落遗弃的资源移动到名义来科罚这一逆境。供电通过后头供电和集成电压调度器结尾，高速内存通过搀和键合迷惑逻辑，光I/O通过近封装Hi-ONE结尾，它们实足从周长移动到垂直名义。一朝资源位于名义上，就不错按N²缩微，从而匹配计较才智的平时增长。封装不再是一个由内存和SerDes相近带环绕的逻辑裸片，而变成一个垂直集成的堆栈，内存、互连、供电和逻辑共同微缩。

该道路图给出了明确期间线。粗陋到2030年之前，AI加快器，即AscendSuperPoD系列，包括2025年的Ascend910C、2026年的Ascend950，以及后续Ascend990，将依赖练习工夫组合：chiplet、2.5D扇出，以及基于微凸点和圭表间距搀和键合的3D堆叠。粗陋在2030年，Ascend990将把逻辑折叠引入AI加快器类别。尔后，3D折叠将成为2035年之前承载α增长的主要机制。沿着这一齐径，到2035年，硬件集成度预计增长高出100倍，τ的诽谤将散播在工夫栈的每一层，而不再麇集在器件层。

边栏B：AI系统圭臬上的τ

·UB远程造访延长：约数十μs→约100ns（≈500倍τ缩减）

·Hi-ONE单模块带宽：8Tb/s，与单芯片UB带宽匹配。

·Hi-ONESerDes传输距离：从约100cm裁减至约5cm；面板到面板传输距离从

·扇出逆境：计较∝N²，而受相近遗弃的带宽、I/O和供电∝N。

·3DFolding：把带宽、光I/O和供电从角落移动到名义，规复N²平等增长。

·2026年至2035年预计硬件集成度增长：高出100倍。

5.逻辑与存储：从解耦到再行会通

τ微缩的一个含义值得单独商讨，因为它既有工夫后果，也有产业后果。

在8086期间，产业通过圭表化内存总线，专门将处理器和存储器解耦。解耦使两个产业或者孤立微缩与演进：处理器性能沿摩尔弧线快速提高，存储厂商也在其摆布发展出一个巨大的孤立商场。

AI期间正在逆转这种解耦。计较密度的络续推广正在把储存带宽、延长、功耗和封装推向极限。HBM、搀和键合和3D堆叠SRAM齐是统一底层事实的发扬：对于当代AI职责负载而言，数据出动与计较本人相同关节，逻辑和存储正在再行被推向细致的物理集成。跟着二者会通，供应链中的影响力平衡也正在转向存储和封装厂商。

工夫场地十分明确，但经济层面的科罚决策尚未笃定。AI硬件期间的弥远顺利，将属于那些既能在工夫上会通逻辑与存储，又能建立经济团结机制、让两个产业弥远分享会通收益的企业。

这不仅是一个筹商问题，亦然畴昔十年产业必须处理的结构性问题。τ微缩使每一次分离所带来的跨层成本变得可见，也使这个问题无法再被推迟。

6.怒放性挑战

如若把τ微缩描绘成一个完善的系统，将会产生误导。仍有若干实臆造题有待科罚。本文列出这些问题，既是为了阐述正在鼓舞的职责，亦然在邀请团结。

器具链与步调论：今天的EDA出身于一个将面积、时序和功耗看成三个孤立轴进行优化的期间，系统τ仅看成残差。

全面逻辑折叠条目器具链把多个堆叠裸片视为一个一语气设想实体，在单元粒度而非模块粒度上分辩逻辑，在长入成本函数下对系数三维体积进行布局，并在跨裸片旅途上完成时序拘谨。垂直互连寄生参数、KOZ摈弃区和晶圆间工艺变化会在这些旅途上发生交互，这是传统2D器具无法充分处理的。

初步里面器具依然开发出来，并产生了灵验阻隔。步调论细节将在畴昔几个月发表。面向τ的原生器具链，需要具备怒放性、多物理场才智和三维原生才智，这是畴昔十年最紧迫的赋能投资。

晶圆间工艺偏差：逻辑折叠会把来自潜在不同批次，某些情况下甚而不同节点的晶圆键合在沿路。晶圆间的阈值电压、驱动电流和互连RC变化显赫大于晶圆里面偏差，何况最麇集地影响时钟分派和保持期间裕量。智能冗余、自相宜赔偿和τ感知的签核历程，齐是搪塞这一问题的必要组成部分。

垂直互连支出：每一个搀和键合点和每一个TSV齐会带来有限电阻和电容刑事背负，TSV的KOZ还会占用圭表单元区域。因此，逻辑折叠必须在每一层上通过一个浅薄不等式逐层阐述：

这一阈值依然在出动关节旅途和存储上被跨越。不同职责负载下阈值并不疏导，跟着键合间距松开，这一领域还会出动。

动力：τ是期间定律，而非焦耳定律。一个运行速率快10倍但功耗高10倍的超等节点，并莫得违背缩微旨趣，却可能超出电网承载才智。

因此，τ圭臬微缩需要一个动力层面的伴侣原则：领受内存语义互连架构以扼杀堆栈支出，领受近封装或共封装光学器件以按数目级诽谤每比特皮焦能耗，领受后头供电，领受存内或近存计较，并在实施中审慎地把τ裕度移动为功耗收益。这类似于数据中心圭臬上的DVFS，与智高手机延长续航的机制疏导。

紧迫的是，τ裕度本人在被分派到能耗场地时，也会提供动力裕度。

基准测试：现时行业中的性能基准，如Linpack、MLPerf和SPEC，是为一个职责负载只需要一个标量筹划的期间设想的。τ缩微所条目的产业基准应为τ剖面基准，即以向量神气暴露系统每一层的主导τ，以及该层剩余优化空间。主导τ层，按界说即是下一轮投资场地。

07.六年清雅，十年瞻望

2020年5月至2026年5月期间，华为半导体设想并量产了381颗芯片，就业于出动、AI、汽车、工业和基础设施商场。在系数家具组合中，τ缩微论点承袭住了锻练：

·在器件和电路层，晶体管密度已从155向400+MTr/mm²（到2031年）提高。

·在芯片层，LogicFolding在前沿出动SoC上依然阐述，关节旅途频率、功耗服从和密度不错在固定的器件节点上络续提高。

·在系统层，UnifiedBus和Hi-ONE依然阐述，数百微秒的通讯τ不错被压缩至数百纳秒，多机架AI集群不错发扬为单一的一致性机器。

瞻望畴昔，CPU性能中枢频率预计到2029年将迈向4GHz及以上，麒麟SoC服从预计在三到五年内在典型使用下将提高1倍以上，AI硬件集成度预计到2035年将增长100倍以上。

超越任何单一家具的更深层主张是步调论层面的。τ缩微是自Dennard以来第一个为系数堆栈提供分享优化方针的缩微原则。

它向工艺工夫东说念主员、电路设想师、架构师、系统工程师和软件团队发出信号：这些群体当今正在以疏导的单元优化疏导的量，任何单层的矫正必须传导至系统τ才算灵验。

它也向行业政策家和本钱配置者标明，下一笔投资应随从τ而非节点——竞争性的性能不再条目常驻在光刻工夫的最前沿，而封装、存储带宽和互连架构设想当今承载着此前仅由前沿逻辑节点所领有的政策权重。

对于在成长过程中将“摩尔定律”等同于“高出”的一代工程师而言，这是一个珍视的革新。几何期间事实上依然结尾；否定这一事实不是可行的策略。通过缩微结尾加快的期间正在让位于通过多层电子系统的τ优化结尾加快的期间——而在畴昔六到十年中以τ为紧要方针的公司、筹商团体和生态系统，将决定尔后十年计较的模样。

畴昔十年的职责范围依然端正。很多怒放问题仍然存在，莫得任何单一组织不错独自科罚——器具链、圭表、基准、器件物理和经济模子齐需要超越任何单一公司的孝顺。

因此，本文既是一份来自前列的阐发，亦然一份邀请。前方的道路图条目淡漠，但场地是明确的。

致谢

本文经受了华为半导体绝顶晶圆代工、开发、EDA和系统团合伙伴生态系统中数千名工程师六年职责的效果。作家感谢那些以耐烦使这项职责成为可能的客户。

FurtherReading

1.G.E.Moore，"Crammingmorecomponentsontointegratedcircuits，"Electronics，vol.38，no.

8，pp.114–117，Apr.1965(reprintedinProc.IEEE，vol.86，no.1，Jan.1998).

2.R.H.Dennardetal.，"Designofion-implantedMOSFETswithverysmallphysical

dimensions，"IEEEJ.Solid-StateCircuits，vol.9，no.5，pp.256–268，1974.

3.J.L.HennessyandD.A.Patterson，"Anewgoldenageforcomputerarchitecture，"Commun.

ACM，vol.62，no.2，pp.48–60，Feb.2019.

4.M.Horowitz，"Computing'senergyproblem(andwhatwecandoaboutit)，"ISSCCDig.Tech.

Papers，pp.10–14，Feb.2014.

5.InternationalRoadmapforDevicesandSystems(IRDS)—InterconnectandMore-than

Moorechapters，2023/2024update.

6.P.Batudeetal.，"3Dsequentialintegration:akeyenablingtechnologyforheterogeneousco

integrationofnewfunctionswithCMOS，"IEEEJ.ElectronDevicesSoc.，vol.3，no.3，pp.205–

2162026年世界杯官网，2015.